NONVOLATILE RANDOM ACCESS SEMICONDUCTOR STORAGE DEVICE

Publication number: JP1125860

Publication date:

1989-05-18

Inventor:

WATANABE TAKESHI

Applicant:

NIPPON ELECTRIC CO

Classification: - international:

G11C17/00; G11C16/04; H01L21/8247; H01L27/105; H01L27/11; H01L29/788; H01L29/792; G11C17/00;

G11C16/04; H01L21/70; H01L27/105; H01L27/11; H01L29/66; (IPC1-7): G11C17/00; H01L27/10;

H01L29/78

- European:

H01L27/11

Application number: JP19870284915 19871110 Priority number(s): JP19870284915 19871110

Report a data error here

Abstract of JP1125860

PURPOSE:To reduce the number of elements a memory cell demands and to facilitate the storage and readback of data by a method wherein nonvolatile semiconductor memory elements are incorporated into a bistable circuit. CONSTITUTION:A means is provided to cause data accumulated in a bistable circuit functioning as a static RAM cell to be stored in a non-volatile semiconductor memory element M1, a positive voltage to be supplied to a digit line connected to a first output terminal through the intermediary of address selecting second and third MOS transistors T2 and T3 in a process of reading back, and another positive voltage to be supplied to the source of the non-volatile semiconductor memory element M1. Data 'L' and 'H' are read back at output points O1 and O2, respectively, which actuates the static RAM cell. Data is thus fed back into the static RAM cell, in response to the condition (write or erasure) of the nonvolatile memory element M1. With values D, VS2, VS3, and VDD being set in this way, data stored in the non-volatile memory element M1 may easily be read back into the static RAM cell.

Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 − 125860

⊕Int,Cl,⁴	識別記号	庁内整理番号		個公開	平成1年(1	989) 5月18日
H 01 L 27/10 G 11 C 17/00 H 01 L 29/78	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	8624-5F D-7341-5B 7514-5F	審査請求	未請求	発明の数	L (全6頁)

②特 願 昭62-284915

20出 願 昭62(1987)11月10日

⑩発 明 者 渡 辺 毅 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 内 原 晋

明 細 書

1 発明の名称

不揮発性ランダム・アクセス半導体記憶装置

2 特許請求の範囲

第1の電源端子にそれぞれ一端を接続した第1, 第2の高抵抗素子、ソースを第2の電源端子に接続した第1のMISトランジスタ、ソースを第3 の電源端子に接続しトレインを前配第2の高抵抗素子の他端に接続しトレインを前配第2の高上、タースを第3 の電源端子に接続した、コントロール・ゲートと サレインとの間の電界により前記の大口の地域に接続した。 サレインとの間の電界により前記の大口の地域では サレインとの間の電界によりが記れた電荷書子を ウート下部の絶縁してしまいで電荷書を初ばない。 特性半導体配慮素子、前記第1のMISトラジに発 スタのゲートを前記なび前記不揮発性半導体配度景 そのゲートを前記第1の高抵抗素子の他端に接続 子のゲートを前記第1の高抵抗素子の他端に接続 子のゲートを前記第1の高抵抗素子の他端に接続 子のゲートを前記第1の高級方案子の他端に接続 定回路の第1,第2の出力端である前記第1,第2の抵抗素子の他端にそれぞれソースを接続した第2,第3のMISトランジスタと、前記第2,第3のMISトランジスタのそれぞれのゲート及びトレインにそれぞれ接続された第1,第2のワード線及び一対のディジット線とを含むことを特徴とする不揮発性ランダムアクセス半導体記憶装置

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、不輝発性ランダム・アクセス半導体 記憶装置に関し、特に長時間データの保持可能で、 かつデータの書換え可能なコンピュータ用メモリ として用いられる不揮発性ランダム・アクセス半 導体記憶装置に関する。

〔従来の技術〕

従来との種の不揮発性ランダム・アクセス半導体記憶装置は、スタティックRAMセルと不揮発性記憶セルを組み合せ、前者の内容を後者に格納

する形式のものが知られている。

具体的には双安定回路からなるスタティックRAMセルに、3層多結晶シリコン構造セル、薄膜構造セル又はMNMOS構造セルを組合せるのであるが、いずれも双安定回路の外に不揮発性配億セルと若干のトランジスタを必要とする。

〔 発明が解決しようとする問題点〕

上述した従来の不揮発性ランダム・アクセス半 導体配憶装置は、双安定回路の外に不揮発性配憶 セルと若干のトランジスタとを有しているので、 メモリセルの案子数が多く構成が複雑であり、ス タティックBAMセルと不揮発性配憶セル間の情 報の転送過程が複雑で使い難い欠点がある。

[問題点を解決するための手段]

本発明の不揮発性ランダム・アクセス半導体記憶装置は、第1の電源端子にそれぞれ一端を接続した第1,第2の高抵抗素子、ソースを第2の電源端子に接続しドレインを前記第1の高抵抗素子の他端に接続した第1のMISトランジスタ、ソースを第3の電源端子に接続しドレインを前記第

回路図、第2図及び第3図はそれぞれ第1の実施 例に使用する不揮発性半導体記憶索子の断面図及 び特性図である。

との実施例は、第1の電源端子 VDD にそれぞれ 一端を接続した第1,第2の高抵抗素子R1,R2、 ソースを第2の電源端子 Vs2 に接続しドレインを 第1の高抵抗索子R1の他端に接続した第1のM OSトランジスタTi、ソースを第3の電源端子 V₈₃に接続しドレインを第2の高抵抗素子R2の 他端に接続した、コントロール・ゲート6とドレ イン2との間の電界によりコントロール・ゲート 6 下部の絶録膜(4)中に設けられた電荷蓄積領域 (フローティング・ゲート5)内の電荷量を調整 してしきい電圧を制御する不揮発性半導体配憶素 子 M1、 第1のMOSトランシスタ T1 のゲート を第2の高抵抗索子R2の他端に接続する第1の 配線 S 1 及び不揮発性半導体記憶素子 M: のゲー トを第1の高抵抗素子R1の他端に接続する第2 の配線82からなる双安定回路と、前述の双安定 回路の第1,第2の出力端〇1,〇2である第1,

2の高抵抗索子の他端に接続した、コントロール ・ゲートとドレインとの間に電界により前記コン トロール・ゲート下部の絶縁膜中に設けられた電 荷蓄積領域内の電荷量を調整してしまい電圧を制 御する不揮発性半導体記憶衆子、前記第1のMI 8トランジスタのゲートを前配第2の高抵抗素子 の他端に接続する第1の配線及び前配不揮発性半 導体配億案子のゲートを前配第1の高抵抗案子の 他端に接続する第2の配線からなる双安定回路と、 前記双安定回路の第1,第2の出力端である前記 第1,第2の抵抗案子の他端にそれぞれソースを 接続した第2,第3のMISトランジスタと、前 配第2,第3のMISトランジスタのそれぞれの ゲート及びドレインにそれぞれ接続された第1. 第2のワード線及び一対のディジット線とを含ん で構成される。

〔寒旆例〕

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第1の実施例の主要部を示す

第2の抵抗素子R1,R2の他端にそれぞれソースを接続した第2,第3のMOSトランジスタT2, Tsと、第2,第3のMOSトランジスタT2,T3のそれぞれのゲート及びドレインにそれぞれ接続された第1,第2のワード線W1,W2及び一対のディジット線D, Dとを含んでいる。

EVcc を印加する第1の電圧発生手段(図示したい)、情報格納イネーブル信号に応じて接地電位から電源電圧 Vcc 倒へ所定電位だけシフトした電圧 V1 を第2の電源端子 V82 に印加する第2の電圧発生手段(図示しない)及び情報就戻し準備イネーブル信号に応じて接地電位から電源電圧 Vcc に避移する信号を第3の電源端子 V83 に印加する第3の電圧発生手段(図示しない)を備えている。そうして、これらの第1~第3の電圧発生手段は、それぞれ前述の各イネーブル信号がアクティブになるとオンするMOSトランジスタと適当な抵抗を直列接続した電圧分圧回路を用いて実現できるので図示しない。

第2図は不揮発性配憶素子の断面図であり、1 は半導体基板、2はN型ドレイン領域、3はN型 ソース領域である。5はシリコン酸化膜4中に設 けられた電荷蓄積用のフローティング・ゲートで あり、6はコントロール・ゲートである。7はド レイン領域2とフローティング・ゲート5が重な る部分において、特に薄く形成されたシリコン酸

においてフローティング・ゲート 5 からドレイン 2 に向かう強い電界が生じてフローティング・ゲート中に電子が注入され、その結果シリコン基板 1 の表面は反転しにくい状態となり、第 3 図の曲線 2 2 に示すようにしきい電圧が正の高い値となる。不揮発性配憶案子の配憶された情報を読み出す時には、第 3 図に示すようにコントロール・ゲートに告込み後しきい電圧より低い正の読出電圧 VR を印加する。不揮発性配憶案子が消去された状態ならば、導通して IR の電流を得ることができ、書込まれた状態にあるならば非導通の状態となる。

以上に述べた不揮発性配慮素子は、例えばエレクトロニクス (Electronics) 誌 1880年、2月28日号、第113頁~117頁に EEPROM (電気的消去可能プログラマブル・リードオンリ・メモリー) に応用した例などがあり公知となっている。 次にこの実施例回路の動作について説明する。 第4図(a)~(h)は第1の実施例の動作を説明するための電圧供給源 Vcc ,第1~第3の電源端子

化膜である。

第3図は第2図に示した不揮発性記憶素子の特 性を示す図であり、横軸はコントロール・ゲート 6の電位 Vcc を示し、縦軸は不揮発性配憶素子の ソース3を接地してドレイン2に定電圧を印加し た場合のドレイン、ソース間に流れる電流 IDB を 示している。第2図においてコントロールゲート 6を接地し、ドレイン2に電電圧を印加した時、 薄い酸化膜部分でにはドレイン2からフローティ ング・ゲート5に向かって強い電界が生じ、正孔 がフローティング・ゲート5に注入される。その 結果シリコン基板1の表面に反転層が出来やすく なり、第3図の曲線21に示すようにコントロー ル・ゲート電位 Vcg が零より少し大きくなっても 電流が流れる状態、すなわちしきい電圧が零にな る。これを例えば消去と称することとする。それ に対して消去と逆の状態、すなわち書込みはコン トロール・ゲート6に高電圧を印加しドレイン2 を接地することにより実現できる。すなわち上述 した電位関係をとることにより薄い酸化膜部分7

まずスタティックRAMセルの院出し/書込み 状態期間 t_1 では $V_{CC}=5$ V に設定され、通常の スタティックRAMの院出し・書込みを行なり。 このとき V_{BZ} , V_{B3} ともに O V に設定される。 T_1 $\sim T_3$ のしきい値電圧は 0.7 V 、 M_1 は格納された 情報により 4 V ~ 0.2 V の間に設定される。 この時 のスタティックRAMセルの銃出し・書込み動作

は高抵抗素子と4トランジスタ構造では周知であ るので、ととで説明はしない。次にスタティック RAMセルから不揮発性記憶素子への情報の格納 期間 t2 では、スタティックRAMセル部以外の 論理回路部(不記載)の電源である Vcc は 5 Vの ままで Vpp は 5 V から高電圧 (啓込電圧 Vp = 20 V.) に移行し、その状態をある期間保持する。ま た V₈₂ は O V から Q 2 V に移行する。 との V_{DD} に 高電圧が印加された状態でスタティックRAMセ ルのそれぞれの情報に対応して不揮発性配憶素子 M_1 にそれぞれ " 書込み $_{''}$ または " 消去 $_{''}$ を行な う。たとえば銃出し状態期間 t1 でスタティック RAMセルのそれぞれの出力点O1,O2 がそれぞ れ"H","L"である場合スタティックRAMセ ルから不揮発性配憶素子 M₁ への情報の格納期間 12 ではそれぞれの出力点 01,02 は次のように 移行する。 出力点 O1 は 5 V から 20 V に移行し、 出力点 O2 は OV を保持する。 この時の不揮発性 記憶案子MIの状態を考えると、コントロール・ ゲートは 20V , ドレインは 0 V に設定され M₁

の書込みが行なわれる。書込みが行なわれ、 M_1 のしきい電圧 V_T が大きくなって行くと R_2 と M_1 との抵抗比で決定される O_2 の電圧は上昇し続け M_1 の V_T が 4 V になると M_1 のドレイン、コントロール・ゲート間の電位差が、書込みに必要な 電位差よりも小さくなるため書込みは停止する。 このように V_T は 4 V 以上にならないように設定される。このようにスタティック B A M \pm L m である場合、 t_2 の期間では "書込み"が行なわれ $V_{TM} = 4$ V になり情報の格納が実行される。

次に脱出し状態期間 t_1 でスタティック RAM セルのそれぞれの出力点 O_1 , O_2 がそれぞれ"L", "H" の場合スタティック RAM セルから不揮発性配憶素子 M_1 への情報の格納期間 t_2 ではそれぞれ O_1 , O_2 の電圧は次のように移行する。出力点 O_1 は V_{82} と同電位であり O V から 0.2 V (= V_1) に移行し、 O_2 は 5 V から 2 0 V に移行する。 この時の不揮発性配憶素子 M_1 の状態を考えると、コントロール・ゲートは 0.2 V, ドレインは 2 0 V

に設定され不揮発性記憶索子M₁ の ¶消去 " が行 なわれる。 消去が続き V_T が小さくなり $V_T=0.2$ Vになると M₁ がオンするがこの M₁ の導通抵抗 R2より充分小さいため出力点 Oz は 20 V から OVに移行する。とれにより消去を停止され、Mi のしきい電圧は 0.2 V より低くはならない。この ような Vr が負にならないような防止回路動作を する。すなわちスタティックRAMセルのそれぞ れの出力点O1,O2がそれぞれ"L","H"で ある場合 t2 の期間では不揮発性記憶案子 M1の 消去が行なわれ M_1 の $V_T = 0.2$ V という情報の格 納が実行される。とのようにスタティックRAM セルのそれぞれの情報に対応して不揮発性記憶案 子の『書込み』または『消去』が行なわれ、情報 の格納が行なわれる。不揮発性配憶業子への情報 の格納が終了後、電圧供給手段を降下遮断しても 不撣発性記憶素子に情報が格納保持される。との 状態期間を電圧供給手段の遮断期間 ta という。 次に不揮発性記憶衆子に格納された情報をスタテ ィック RAMセルに銃み戻す期間 ta, ts につい

て述べる。まず基本電源である Vcc が 0 V から 5 Vに回復すると同時に Vsa 及び Wi も 0 V から 5 Vに立上る。この時デジット線Dは O V から 2 V に立上り、 VDD は開放状態にする。まず不揮発性 記憶案子 M1 が "審込み" 状態である場合 (第4 図(g)) について述べる。 Dが2 V , W1 が5 Vに 設定されることにより出力点 O1 は 2 V に設定さ れ、M₁ のコントロール・ゲートには 2 V が印加 されるが、M1 のしきい電圧は5 V であるためM1 はオフ、02 は0 Vを保持する。このように しょ 期間では $O_1 = 2 V$, $O_2 = 0 V$ で安定する。次 に ts 期間は VB3 を 5 V から O V に立下げ Wi, W₂ ともに D V に設定し V_{DD} を開放から 5 V に移 行すると O_1 = 5 V , O_2 = 0 V になる。ととで R 1 <R 2 に設計しておく事により O1 の立上り が O2 の立下りより早くなり、M1が先にオンし て $O_2 = 0$ V , $O_1 = 5$ V に決定する。また t_4 期間のDの設定電圧は2Vである必要はなく、M 1の甞込み特性によって決定する電圧であり、た とえば4Vでもよい。

次に不揮発性記憶素子M1が『消去』状態にあ る場合(第4図(b)) について述べる。出力点 O2 は2Vに設定されM1のコントロール・ゲートに 印加されるが、M1 のしきい電圧が 0.2 V である ため O2 はM1を介して V83 より充電され1 V 以 上になる。 02 をゲートとする T1 のしきい電圧 が 0.7 V であるため T1 はオンして O1 は 2 Vか 50Vに移行する。このように O1 は Q V , O2 は1V以上の状態で安定しt。期間を終了する。 次に tsでは VDD が開放状態から 5 V に移行し、 これによりOI はOVを保持し、O2 は1Vから 5 Vまで上昇し、読み戻しを完了させる。以上の ように出力点 O1, O2 はそれぞれ "L", "H" の情報を読み戻し、スタティックRAMセルは動 作状態になる。とのように不揮発性配憶案子のそ れぞれの状態(書込,消去)に対応してスタティ ックHAMセルに情報は読み戻される。以上のよ うにD, Vaz, Vas, Vpp を上述のように設定す ることにより不揮発性記憶索子の情報を容易にス タティック RAM セルに読み戻すことが可能にな る。

第 5 図は本発明の第 2 の実施例の回路図である。 V_{83} と M_1 のソースとの間に見を挿入することに より、情報の格納期間 t_2 での審込み中の O_2 点の電位上昇と審込後の M_1 のしきい電圧を制御できるという利点がある。

〔発明の効果〕

以上説明したように本発明は、双安定回路に不 揮発性半導体配憶案子を用いることにおり、スタ ティックRAMセルと不揮発性配憶セルとをいわ は一体化できるので、メモリセルの構成案子数を 少なくすることができるとともに情報の格納およ び読み戻しの操作も容易にできる効果がある。


4. 図面の簡単な説明

第1図は本発明の第1の実施例の主要部を示す 回路図、第2図及び第3図はそれぞれ第1の実施 例に使用される不揮発性半導体記憶素子の断面図 及び特性図、第4図は第1の実施例の動作を説明 するための信号波形図、第5図は本発明の第2の


奥施例の回路図である。

1 … シリコン基板、2 … ドレイン、3 … ソース、4 … シリコン酸化膜、5 … フローティング・ゲート、6 … コントロール・ゲート、7 … 薄い酸化膜、D, D … ディジット線、M1 … 不揮発性記憶案子、O1 … 第1 の出力端、O2 … 第2 の出力端、R… 抵抗、R1 … 第1 の高抵抗案子、R2 … 第2 の配線、T1 … 第1 のMOSトランジスタ、T2 … 第2 のMOSトランジスタ、T3 … 第3 のMOSトランジスタ、VDD … 第1 の電源端子、VB2 … 第2 の電源端子、VB2 … 第3 の電源端子、VB2 … 第3 の電源端子、


代理人 弁理士 内 原 晋




第 1 図




第 2 図



第 3 図





第 5 図